info@panadisplay.com
Recherche sur la conception de la disposition durcie par rayonnement pour la technologie de circuit intégré dans Si

Recherche sur la conception de la disposition durcie par rayonnement pour la technologie de circuit intégré dans Si

Jan 16, 2018

1. Vue d'ensemble

Avec l'approfondissement continu de l'exploration humaine de l'univers, de plus en plus de dispositifs électroniques ont été utilisés dans le domaine de l'aérospatiale. L'existence de grandes quantités de protons de haute énergie, de neutrons, de particules alpha et d'ions lourds dans l'environnement spatial aura un impact sur les dispositifs à semi-conducteurs des dispositifs électroniques, et menacera sérieusement la fiabilité et la durée de vie des engins spatiaux. Par conséquent, pour répondre aux besoins d'expansion de l'aérospatiale et améliorer la fiabilité et la stabilité des dispositifs semi-conducteurs dans l'environnement radiologique, la recherche sur les effets des dispositifs semi-conducteurs et le renforcement des effets des rayonnements sont devenus l'objet de recherche dans le domaine spatial. applications.


À l'heure actuelle, comme la technologie traditionnelle des dispositifs à semi-conducteurs, le processus CMOS de silicium en vrac est entré profond submicron et même moins de 100 nm. L'application du circuit intégré à semi-conducteur fabriqué à partir de ce processus sera influencée par l'effet de l'effet de dose totale et l'effet de l'effet de particule unique sur le rayonnement. L'influence des effets de rayonnement sur les circuits intégrés à semi-conducteurs est caractérisée par une dérive de la tension de seuil, une augmentation du courant et du courant dynamique et des erreurs de fonction logique. Par conséquent, les dispositifs ordinaires et les méthodes de conception de circuits ne peuvent plus répondre aux besoins des applications spatiales et militaires, et une technologie spéciale de conception durcie aux rayonnements est nécessaire.


2. Analyse de l'effet de rayonnement

2.1 Effet de l'effet de la dose totale sur les dispositifs

2.11 Effet de l'effet de dose totale sur la couche d'oxyde de la porte de l'appareil

Que ce soit une porte en silicium ou un dispositif à grille métallique, il y a une couche de 50 ~ 200 nm de SiO 2 entre la grille et le substrat. Sous l'état de rayonnement, l'accumulation de charges positives se produira à l'interface SiO 2 / Si. Une telle accumulation de charge positive conduira à la dérive de la tension de seuil de l'appareil, ce qui finira par affecter les performances de l'appareil. La variation de la tension de seuil correspondant au nombre de cavitation captée par rayonnement peut être exprimée comme suit:

1.png

Formule: BH est la partie de charge positive fixe de la densité corporelle de cavitation capturée après la capture de l'oxyde. Le paramètre h 1 est la distance entre l'interface Si / SiO 2 et l'oxyde, et le trou capturé à cette distance peut être combiné électroniquement avec le substrat pénétrant dans la grille. Seulement lorsque l'épaisseur d'oxyde est inférieure à 2 xh 1 (6 nm), aucune capture de trou significative ne peut être observée.


La figure 1 montre la dérive progressive de la courbe caractéristique IV des tubes NMOS et PMOS typiques avec l'augmentation de la dose ionisante totale de rayonnement. L'axe X dans le diagramme est la tension de grille VG, et l'axe Y est le courant de drain ID. 0 est la courbe caractéristique IV de l'appareil avant irradiation; 1, 2, 3 et 4 indiquent la courbe caractéristique IV du dispositif sous différentes doses irradiées. Au fur et à mesure que le temps augmente, la dose totale d'ionisation augmente et la dérive de la tension de seuil augmente. Pour le tube NMOS, lorsque la tension positive de la grille est supérieure à la tension de seuil, le transistor commence à passer. Pour les transistors PMOS, les transistors sont connectés lorsque la tension négative de la grille est inférieure à la tension de seuil. Selon la figure 1 (a), la tension de seuil dérive dans le sens négatif avec l'augmentation de la dose totale d'ionisation du tube NMOS, ce qui montre une diminution de la tension de seuil. Les transistors qui doivent être coupés doivent être allumés, et les transistors qui doivent être allumés doivent s'arrêter à la fin du temps. De même, selon la figure 1 (b), le tube PMOS augmente avec l'augmentation de la dose d'ionisation totale, et la tension de seuil se déplace dans la direction négative, montrant une augmentation de la tension de seuil. Les transistors qui doivent être guidés sont éteints, et les transistors qui doivent être coupés doivent être inutilisables en conduisant. Selon la formule (1), la dérive de tension de seuil du tube NMOS et du tube PMOS est approximativement proportionnelle au carré de l'épaisseur de la couche d'oxyde de la couche d'oxyde de grille.


Heureusement, avec la réduction de la taille critique du procédé, l'épaisseur de la couche d'oxyde du dispositif diminue et la dérive de la caractéristique IV du dispositif est réduite. Après avoir pénétré à 0,18 micron m, l'épaisseur de l'oxyde de grille est inférieure à 12NM, et la dérive de la tension de seuil provoquée par le rayonnement est considérablement réduite ou même disparaît. L'influence du mécanisme sur l'appareil peut être ignorée dans la conception du circuit.

2.png

2.12 Fuite dans la région de fuite causée par l'effet de la dose totale

Le processus d'auto-alignement du tube NMOS, la grille de polysilicium est déposée sur la fine couche d'oxyde, formé par la région active n'est pas couverte par la source / drain en polysilicium, le processus de fabrication du circuit de haute concentration, mais la présence de la grille de polysilicium et la zone de transition d'oxyde d'oxyde de grille ont produit le transistor parasite de bord, le transistor parasite étant très sensible à l'effet de dose totale. Sous l'état de rayonnement, la charge positive accumulée sur le bord du champ SiO2 provoquera la fuite du transistor parasite de bord. Avec l'augmentation de la dose de rayonnement, le courant de fuite du transistor parasite de bord augmente également rapidement. Lorsque le courant de fuite augmente jusqu'au courant d'état ouvert du transistor intrinsèque, le transistor s'ouvre en permanence, ce qui entraîne une défaillance du dispositif. La figure 2 (a) est un diagramme schématique de la surface supérieure du mécanisme de fuite, et la figure 2 (b) est un diagramme schématique de la section du mécanisme de fuite.

3.png

4.png



La couche d'oxyde de champ est isolée à l'origine entre des tubes MOS adjacents. Cependant, en raison de l'effet de dose totale, la paire de trous d'électrons sera ionisée en présence d'oxygène, et l'état d'interface accumulé par le trou du côté SiO 2 du système Si / SiO 2 fera former l'oxygène du champ vers le bas. former un chemin de fuite électronique. Le moteur de fuite est représenté sur la figure 3. Le trajet de fuite formé par l'inverse de l'oxygène du champ peut s'étendre à la source / zone de fuite du tube MOS adjacent, ce qui augmentera le courant de fuite statique de VDD à VSS.

5.png

2.2 Effet de l'effet de retournement d'une seule particule sur les dispositifs

L'effet de retournement d'une seule particule se produit dans un circuit séquentiel contenant la structure de stockage. Nous prenons le verrou comme exemple pour expliquer le mécanisme de l'effet de retournement d'une seule particule. La figure 4 est une structure de verrou simple. Lorsque le nœud de sortie est soumis à une seule particule incidente pour former un "effet entonnoir", une grande quantité de charge est générée, comme le montre la figure 5. Sous l'action du champ électrique, la charge générée par l'ionisation dérive dans le dispositif, qui affecte finalement l'état du verrou.

6.png

Lorsque les données stockées sont "0", le tube NMOS est sur le sol. A ce stade, l'extrémité de fuite du tube PMOS est dans l'état de polarisation inverse avec la jonction PN formée par le puits N, et la direction du champ électrique accumulé est dirigée de l'extrémité N à l'extrémité de fuite PMOS. Lorsque l'extrémité de fuite du PMOS est incidente par une seule particule, de nombreuses paires de trous d'électrons sont ionisées. Sous l'action du champ électrique, un grand nombre de trous dérivent vers l'extrémité qui fuit du PMOS, et les électrons dérivent vers le piège N. Lorsque le nombre de charges positives dérive à la fin de la fuite PMOS d'une certaine ampleur, il va changer l'état du stockage "0" d'origine et se tourner vers le stockage "1". Le principe est illustré à la figure 6 (a). De même, lorsque les données stockées sont "1", le tube PMOS est sur l'alimentation. A ce moment, l'extrémité de fuite du tube NMOS est dans l'état de polarisation inverse avec la jonction PN formée par le substrat P-, et la direction du champ électrique accumulé est dirigée de l'extrémité de fuite du tube NMOS vers le P-substrat. Lorsque l'extrémité de fuite du NMOS est incidente par une seule particule, de nombreuses paires de trous d'électrons sont ionisées. Sous l'action du champ électrique, un grand nombre d'électrons dérivent vers l'extrémité qui fuit du NMOS, tandis que la cavitation dérive vers le substrat P. Lorsque le nombre de dérives de charge négative vers NMOS atteint un certain niveau, il change l'état de stockage d'origine de "1" et le change en "0", ce qui est représenté sur la Figure 6 (b).

7.png

D'après l'analyse ci-dessus, il n'est pas difficile de constater que l'effet de renversement d'événement unique est dû à l'existence d'une jonction PN inverse dans la structure de circuit CMOS, et la dérive de la charge électrique est réalisée par le champ électrique incorporé, ce qui affecte l'état logique d'origine.