info@panadisplay.com
Dracula Langue

Dracula Langue

Jan 15, 2018

La première étape pour utiliser Dracula est également une étape clé, qui consiste à créer un fichier de commandes (fichier de règles) cohérent avec sa technologie de mise en page et à extraire les données de mise en page via le fichier de commande Dracula. Au cours du processus de compilation, si Dracula trouve une erreur, le mauvais type sera demandé, et le fichier de commande est débogué en fonction de l'information jusqu'à ce qu'il soit complètement passé. Le processus de validation de la disposition de Dracula est illustré à la figure 2.

2.png

La structure du fichier de commandes Dracula comprend les quatre parties suivantes (chaque bloc commence par un "* nom de bloc", se termine par "* END" et le comportement de l'en-tête du point-virgule est commenté).

1) le bloc de description: comprenant le chemin et le nom des fichiers d'entrée et de sortie, le nom de cellule de niveau supérieur à détecter, le nom du système de mise en page CAO, le facteur d'échelle de l'unité graphique et le mode d'exécution.

3.png

Dans le fichier IN DISK, écrivez le nom du fichier GDS hors de Stream Out et écrivez le chemin s'il ne s'exécute pas sous le chemin actuel.

EN DISQUE = / home / cell - desig n / xx x. gds

2) bloc de couche d'entrée: le numéro GDS dans la mise en page correspond au numéro de couche dans le fichier de commandes (l'ordinateur n'identifie que le numéro de niveau GDS et n'a rien à voir avec le nom de la couche spécifique). comme

4.png

Sinon, LVS ne peut pas fonctionner normalement. Les fichiers de commandes doivent être étroitement intégrés au processus et différents documents de commande sont requis pour différents processus.

3) bloc d'opération: la partie principale du fichier de commande. L'extraction de la mise en page, combinée avec le processus spécifique, la structure de la mise en page pour identifier les différents composants et connexions dans la carte. En utilisant des relations topologiques logiques entre les couches et And, Or, Not, Inside, Enclose et d'autres commandes, nous établissons une couche de reconnaissance, une connexion d'appareil et des électrodes de dispositif. L'extraction du circuit de mise en forme est un moyen important de vérification de la disposition, qui régénère le circuit en fonction des informations de mise en page. Dans le bloc d'opération de l'outil Dracula, l'opération logique de la combinaison de la couche d'origine, de la couche préconfigurée et de la couche d'entrée est utilisée pour identifier les composants et la table de réseau formant la ligne. Ce qui suit est le processus Pwell - CMOS à titre d'exemple.

5.jpg

6.png

Grâce à la commande ci-dessus, la couche de reconnaissance est générée et la couche de connexion est spécifiée.

; * * * LISTE ECT CONN * * * *;

7.png

Enfin, le tube NMOS et le tube PMOS peuvent être identifiés par la description des composants.

8.png

Dans le fonctionnement du bloc, nous serons sur la technologie de la puce et la structure du dispositif sont définis, l'original en physique, pas chaque édition associée extraction en divers éléments de base dans le circuit intégré, et l'expression du réseau de schéma de principe du circuit au même niveau de transistor, peut devenir l'objet de comparaison. Par conséquent, tous les composants utilisés dans la conception du circuit doivent être expliqués dans le bloc d'opération.


Dans les circuits intégrés CMOS, les dispositifs de base sont NMOS, PMOS, des condensateurs MOS, des résistances en polysilicium, diverses résistances de diffusion et des diodes. Dans les circuits intégrés BiCMOS, il existe également NPN et PNP. En prenant comme exemple le tube MOS le plus simple, le polysilicium peut être utilisé comme "et" de la zone de diffusion N + ou P +, qui est définie comme un tube NMOS ou PMOS. Cependant, tous les appareils n'ont pas de caractéristiques structurelles aussi claires, et certains appareils ont une définition légèrement différente. Ce qui suit est une analyse détaillée de la résistance au polysilicium à titre d'exemple. Dans la conception de la puce, le polysilicium peut également être utilisé comme connexion sauf pour le métal. Par conséquent, nous devons inclure du polysilicium lorsque nous définissons la couche de connexion. En fait, il n'y a pas de différence entre la connexion en polysilicium et la résistance en polysilicium dans la réalisation du processus. Physiquement, ils sont tous les mêmes. Ils n'utilisent que des propriétés physiques différentes du polysilicium pour remplir différentes fonctions. De cette manière, la résistance au polysilicium ne peut pas être extraite directement de la disposition. La solution consiste à ajouter artificiellement un niveau, en s'appuyant sur l'emplacement de la résistance en polysilicium sur le réseau, pour être différent de la ligne générale en polysilicium. Lorsque le fichier LVS est écrit, la résistance au polysilicium peut être obtenue en utilisant le polysilicium et la phase ajoutée "et". Le procédé d'extraction de la résistance au polysilicium est également applicable à divers autres dispositifs, notamment diverses résistances de diffusion, diodes et triodes.


Pour les processus CMOS et BiCMOS non ordinaires, il y aura des dispositifs spéciaux dans le circuit. Par exemple, dans de nombreuses puces de circuit intégré à haute tension, il y aura un nouveau type de dispositif d'alimentation tel que LDMOS, qui est intégré à l'intérieur de la puce. La structure de ces dispositifs spéciaux est très complexe, il est très complexe et fastidieux d'utiliser la définition précise de l'énoncé, et ces dispositifs peuvent s'expliquer par une méthode similaire à la détection de la résistance au polysilicium. Parce que le nombre de ces périphériques est très petit, il peut être séparé par une couche supplémentaire. Le dispositif peut être défini en détail, et avec une inspection manuelle, le but de l'inspection peut être atteint. L'inspection LVS est principalement destinée à assurer l'exactitude de la connexion entre ces dispositifs et d'autres dispositifs. Ce qui suit est une introduction détaillée aux dispositifs LDMOS dans la puce de circuit intégré haute tension.

9.png

10.jpg

LDMOS est un dispositif multicanal à canal court transversal qui est largement utilisé dans les champs à haute tension et à faible intensité dans les circuits intégrés à haute tension. Comme le montrent les figures 3 et 4, comparé au CMOS de la passe, une couche à haute résistance appelée zone de dérive est conçue entre la zone de source et la zone de fuite de LDMOS, afin d'améliorer sa capacité de tension de tenue. La structure complexe des dispositifs haute tension fait principalement référence à la complexité du processus. Mais du point de vue de l'extraction, le langage Dracula a besoin de la topologie de la mise en page, et l'opération peut être séparée du processus. Par conséquent, dans le processus de compilation du fichier de commande LVS, nous avons seulement besoin de traiter la structure graphique de LDMOS. Nous utilisons le langage Dracula pour identifier les composants et intégrer la compensation avec compensation. Le tube LDMOS est extrait par le programme suivant.

11.png

4) le bloc de dessin (facultatif): envoyer le fichier de sortie à l'appareil tel que le traceur. Le fichier de commande est directement lié à vérifier l'exactitude de la hauteur, l'omission, l'inexactitude, la fausse, tous affectent la conception du premier taux de réussite et le délai de mise sur le marché.